日本国特許庁 JAPAN PATENT OFFICE

01.06.2004

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2003年 5月29日

出 願 番 号 Application Number:

特願2003-153232

[ST. 10/C]: [JP2003-153232]

REC'D 2 4 JUN 2004

WIPO PCT

出 顯 人
Applicant(s):


日本電気株式会社

特許庁長官 Commissioner, Japan Patent Office PRIORITY DOCUMENT

SUBMITTED OR TRANSMITTED IN COMPLIANCE WITH RULE 17.1(a) OR (b)

2004年 3月11日

今井康



【書類名】

特許願

【整理番号】

34002315

【提出日】

平成15年 5月29日

【あて先】

特許庁長官

殿

【国際特許分類】

H01L 29/78

H01L 21/00

【発明者】

【住所又は居所】

東京都港区芝五丁目7番1号 日本電気株式会社内

【氏名】

辰巳 徹

【発明者】

【住所又は居所】 東京都港区芝五丁目7番1号 日本電気株式会社内

【氏名】

五十嵐 信行

【特許出願人】

【識別番号】

000004237

【氏名又は名称】 日本電気株式会社

【代理人】

【識別番号】

100123788

【弁理士】

【氏名又は名称】 宮崎 昭夫

【電話番号】

03-3585-1882

【選任した代理人】

【識別番号】

100088328

【弁理士】

【氏名又は名称】 金田 暢之

【選任した代理人】

【識別番号】

100106297

【弁理士】

【氏名又は名称】 伊藤 克博

【選任した代理人】

【識別番号】 100106138

【弁理士】

【氏名又は名称】 石橋 政幸

【手数料の表示】

【予納台帳番号】 201087

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 0304683

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 半導体装置およびその製造方法、並びに金属酸化膜の形成方法 【特許請求の範囲】

【請求項1】 シリコン基板と、

前記シリコン基板上に形成され、窒素および酸素の少なくとも1種とシリコンと を含有する絶縁膜と、

前記絶縁膜上に形成され、シリコン及びハフニウムを含む金属酸化膜と、

前記金属酸化膜上に形成されたゲート電極とを具備し、

前記金属酸化膜中のシリコンのモル比率 (Si/(Si+Hf)) が2%以上15%以下である

MIS型電界効果トランジスタを備えることを特徴とする半導体装置。

【請求項2】 前記金属酸化膜中の多結晶粒の直径は30 n m以上100 n m未満であることを特徴とする請求項1に記載の半導体装置。

【請求項3】 前記金属酸化膜上にシリコン窒化膜を有するMIS型電界効果トランジスタを備えることを特徴とする請求項1又は2に記載の半導体装置。

【請求項4】 金属原料として有機金属ハフニウムと有機金属シリコン、酸化剤として水を用いるシリコン及びハフニウムを含む金属酸化膜の気相成長方法であって、水の分圧を1E-6 Torr(1.33×10^{-4} Pa)以上、1E-5 Torr(1.33×10^{-3} Pa)以下にすることを特徴とする金属酸化膜の形成方法。

【請求項5】 前記有機金属ハフニウムがテトラキスジエチルアミノハフニウムであることを特徴とする請求項4に記載の金属酸化膜の形成方法。

【請求項6】 前記有機金属シリコンがトリスジメチルアミノシランである ことを特徴とする請求項4又は5に記載の金属酸化膜の形成方法。

【請求項7】 前記金属酸化膜形成時の基板温度が150℃以上450℃以下であることを特徴とする請求項4、5又は6に記載の金属酸化膜の形成方法。

【請求項8】 前記金属酸化膜形成時、途中で成膜を中断し、500℃以上で酸化性雰囲気中アニールを行い、その後に再び、所定の膜厚に達するまで成膜を行うことを特徴とする請求項4から7のいずれか1項に記載の金属酸化膜の形

成方法。

【請求項9】 前記金属酸化膜形成時、膜厚が1 n m以下で成膜を中断し、500℃以上で酸化性雰囲気中アニールを行い、その後に再び、所定の膜厚に達するまで成膜を行うことを特徴とする請求項8に記載の金属酸化膜の形成方法。

【請求項10】 前記金属酸化膜形成後、酸化性雰囲気下500℃以上でアニールを行うことを特徴とする請求項4から9のいずれか1項に記載の金属酸化膜の形成方法。

【請求項11】 前記金属酸化膜形成後、不活性ガス雰囲気下700℃以上でアニールを行うことを特徴とする請求項4から10のいずれか1項に記載の金属酸化膜の形成方法。

【請求項12】 請求項1、2又は3に記載の半導体装置を製造する方法であって、前記金属酸化膜を、請求項4から11のいずれか1項に記載の金属酸化膜の形成方法により形成することを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体装置およびその製造方法に係り、特にシリコンおよびハフニウムを含む金属酸化膜と、シリコンを含む界面絶縁膜との積層絶縁膜をゲート絶縁膜として使用するMIS型電界効果トランジスタを備える半導体装置およびその製造方法に関する。

[0002]

【従来の技術】

サブ 0.1μ m世代のCMOS(Complementaly Metal-Oxide-Semiconductor)デバイスにおけるゲート絶縁膜は、SiO2換算で1.6nmという高いスペックが要求されている。厚さ1.6nmのSiO2は、絶縁性が低いため、リーク電流による消費電力増加よりも高速性を重視するLogicデバイスにおいてすら実用が困難である。また、より多くの需要が確実視される個人用携帯電子機器に用いられるLSIデバイスに求められる最大の要求は低消費電力性であるため、そのリーク電流密度がデバイス全体の消費電力に対し大きな部分を占めるゲ

ート絶縁膜に対しては、従来のSiO2よりも格段にリーク電流の低い新規材料の導入が必須とされている。

[0003]

 SiO_2 換算 1.6nmの絶縁膜容量を実現し、かつ低リーク特性を得るためには、 SiO_2 より比誘電率の高い材料(High-K材料)を利用し、物理膜厚を厚くすることが有効である。例えば、 SiO_2 の 10 倍の比誘電率をもつ材料を利用すれば、 SiO_2 換算 1.6nmの性能を得るための物理膜厚は 16nmに設定することができ、直接トンネル電流による膜の絶縁性破壊を回避することが可能である。ここで、High-K材料とは一般に金属酸化物のことであり、その物理、化学的構造に基づく高い分極が高誘電率の起源となる。

[0004]

しかしながら、これらの金属酸化物は、LSIデバイスにゲート絶縁膜として 導入することを考えたとき、SiO2に比較して明らかに不利な性質を有してい る。その代表的なものとして、これらの金属酸化物の耐熱性が挙げられる。LS Iのゲート形成工程ではソース/ドレインの活性化及びポリシリコンゲートの空 乏化を抑制するために、髙温(概ね1050℃)のランプアニール工程が必須で ある。ほとんどの金属酸化物はこのような高温には耐えることができず、例えば **ZrО₂は900℃以上で分解しシリコンと反応してシリサイドを形成しリーク** 特性を大きく低下させる。また、比較的耐熱性があると考えられているHfO2 でさえ、1000℃以上で上部ポリシリコンゲートと反応してリーク特性を損な う。従来のLSIにおいてゲート絶縁膜を形成するために使用されてきたSiO 2(またはSiON)は、酸素がなければ、このような高い温度でもシリコンと 反応しない。この特性は、シリコン中への不純物の拡散を防止して絶縁膜の平坦 性を高め、リーク電流の低減、LSIチップの素子間特性バラツキを抑えるとい う効果をもたらし、LSI製造の歩留まりおよび性能向上に極めて重要である。 ゲート絶縁膜が分解しあるいは上下シリコン層と反応することは、従来当然のよ うに得られていたこれらの効果が失われ、歩留まりの低下のみならず、所望の性 能を得ること自体が困難になることが予測される。

[0005]

したがって、誘電率をSiO2よりも高くしつつ、かつLSIプロセスで用いられる温度において安定なゲート絶縁膜材料が求められている。

[0006]

このような要求を満たすための材料の一つとして、シリコン酸化物とシリコン以外の金属の酸化物との混合酸化物が検討されている。例えば、Ti-Si-Oや、Zr-Si-O、Hf-Si-O、La-Si-Oなどがその典型的なものとして挙げられる。これらの材料は、1000 C以上の高温でも安定である。

[0007]

しかしながら、こうした材料においては、シリコンを含有することによって、その比誘電率が著しく低下するという問題が生じる。例えば、金属の組成比1:1で調製されたHf-Si-Oの比誘電率は10~15である。現状のデバイスのゲート絶縁膜として使用されるSiON等の実効的比誘電率を6程度と考えれば、これら検討されているシリコン含有金属酸化物の比誘電率による物理膜厚増加の効果は、たかだかSiONの1.5倍程度にすぎない。こうした材料によるリーク電流の相対的低減が可能になったところで、おそらくそれは一世代のデバイスにしか利用されない短命な材料となることが予測される。

[0008]

[0009]

【特許文献1】

特開2003-8011号公報

[0010]

【発明が解決しようとする課題】

上述したように、従来の SiO_2 (またはSiON)に代わるゲート絶縁膜用

High-K材料は、非晶質性を高めるためにシリコンとシリコン以外の金属との合金酸化物を用いることが主流の技術となっている。しかしながら、その比誘電率はたかだか10程度となり、複数世代にわたって使用可能なゲート絶縁膜材料とはなり得ないものであった。

[0011]

そこで本発明の目的は、ゲート絶縁膜に比誘電率の高いHigh-K材料を用いながら、低リーク特性に優れたMIS型電界効果トランジスタを有する半導体装置およびその製造方法を提供することにある。

[0012]

【課題を解決するための手段】

上記目的を達成するために鋭意検討した結果、本発明を完成した。

[0013]

すなわち本発明は、シリコン基板と、前記シリコン基板上に形成され、窒素および酸素の少なくとも1種とシリコンとを含有する絶縁膜と、前記絶縁膜上に形成され、シリコン及びハフニウムを含む金属酸化膜と、前記金属酸化膜上に形成されたゲート電極とを具備し、前記金属酸化膜中のシリコンのモル比率(Si/(Si+Hf))が2%以上15%以下であるMIS型電界効果トランジスタを備えることを特徴とする半導体装置を提供する。なお、本発明におけるこのモル比率は百分率で示すものとする。

[0014]

また本発明は、前記金属酸化膜中の多結晶粒の直径は30 n m以上100 n m 未満であることを特徴とする上記の半導体装置を提供する。

[0015]

また本発明は、前記金属酸化膜上にシリコン窒化膜を有するMIS型電界効果トランジスタを備えることを特徴とする上記の半導体装置を提供する。

[0016]

また本発明は、金属原料として有機金属ハフニウムと有機金属シリコン、酸化剤として水を用いるシリコン及びハフニウムを含む金属酸化膜の気相成長方法であって、水の分圧を1E-6Torr(1.33×10-4Pa)以上、1E-5Torr

(1.33×10⁻³Pa) 以下にすることを特徴とする上記の金属酸化膜の形成方法を提供する。

[0017]

また本発明は、前記有機金属ハフニウムがテトラキスジエチルアミノハフニウムであることを特徴とする上記の金属酸化膜の形成方法を提供する。

[0018]

また本発明は、前記有機金属シリコンがトリスジメチルアミノシランであることを特徴とする上記の金属酸化膜の形成方法を提供する。

[0019]

また本発明は、前記金属酸化膜形成時の基板温度が150℃以上450℃以下であることを特徴とする上記の金属酸化膜の形成方法を提供する。

[0020]

また本発明は、前記金属酸化膜形成時、途中で成膜を中断し、500℃以上で酸化性雰囲気中アニールを行い、その後に再び、所定の膜厚に達するまで成膜を行うことを特徴とする上記の金属酸化膜の形成方法を提供する。

[0021]

また本発明は、前記金属酸化膜形成時、膜厚が1 n m以下で成膜を中断し、5 0 0 ℃以上で酸化性雰囲気中アニールを行い、その後に再び、所定の膜厚に達するまで成膜を行うことを特徴とする上記の金属酸化膜の形成方法を提供する。

[0022]

また本発明は、前記金属酸化膜形成後、酸化性雰囲気下 5 0 0 ℃以上でアニールを行うことを特徴とする金属酸化膜の形成方法を提供する。

[0023]

また本発明は、前記金属酸化膜形成後、不活性ガス雰囲気下700℃以上でアニールを行うことを特徴とする金属酸化膜の形成方法を提供する。

[0024]

また本発明は、上記のいずれかの半導体装置を製造する方法であって、前記金属酸化膜を、上記のいずれかの金属酸化膜の形成方法により形成することを特徴とする半導体装置の製造方法に関する。

[0025]

【発明の実施の形態】

本発明者らは、ハフニウムとシリコンを特定の組成範囲で含む金属酸化物をゲート酸化膜に用いると、その誘電率を高く維持しながら、高温加熱後のリーク特性が著しく向上することを見いだした。本発明は、この知見に基づいてなされたものである。

[0026]

図1に、以下の方法で作製したMISFETの酸化膜換算膜厚(EOT)とゲートリーク電流(Jg)との関係を示す。

[0027]

シリコン(100)面上に分離領域をもうけ、シリコンチャンネル部にRTO法によりSiO2を1.2nm形成し、MOCVD法によってHfO2膜又はシリコンのモル比率(Si/(Si+Hf))が13%であるHfSiO膜を形成し、その後、600C10分のアニールを酸素分圧 5×10^{-3} Torrの条件下で行い、続いて800C30秒の窒素中アニールを行った。この上に、ゲートポリシリコンを150nm形成した。この後、通常のプロセスによってMISFETを形成し、ゲートリーク電流と電気的ゲート膜厚を比較した。ソース/ドレインの活性化には1000C10秒のランプ加熱を行った。

[0028]

図1に示すように、シリコンを含有しないH f O_2 をゲートに用いた場合には、電気的ゲート膜厚がその誘電率から予想される値よりも厚くなり、またゲートリークも大きかった。一方、H f S i Oを用いた場合には、電気的ゲート膜厚は薄く、それより計算された誘電率は2 4 でありH f O_2 の本来持つ誘電率と等しかった。また、ゲートリークもH f O_2 を用いた場合に比べて著しく少なかった

[0029]

上述のとおり、本発明の主な特徴は、MISFETのゲート絶縁膜を構成する 材料として、ハフニウムとシリコンを特定の組成範囲で含む金属酸化物を用いる ことにある。耐熱性、すなわちソース・ドレイン活性化アニール後のゲートリー ク特性は、金属酸化膜中のシリコンのモル比率(Si/(Si+Hf))が2%以上で優位な差が現れ、それ以上ではシリコン濃度による影響は少ない。一方、誘電率は、金属酸化膜中のシリコンのモル比率(Si/(Si+Hf))が15%まではほとんど変化しないが15%を超えると顕著に減少する。この関係を図2に示す。図2において、耐熱性は1000℃10秒のソース・ドレイン活性化アニールを行ったMISFETのゲートリーク電流(閾値から-1Vの電圧)で示している。

[0030]

MISFETのゲート絶縁膜は、上部ポリシリコン電極との反応、エッチング ダメージ等の製造プロセスによる影響を受けやすいため、次に、膜本来の特性を 調べるため上部メタル電極による以下のような実験を行った。 $H f O_2$ およびH f S i O d T 地酸化膜 1.2 n m の上に所定の膜厚でそれぞれ成膜し、<math>600 C 10分のアニールを酸素分圧 5×10^{-3} Torrの条件下で行い、続いて 800 C 3 0 秒の窒素中アニールを行った。なお、XPS 測定の結果、H f S i O o S i の モル比率(<math>S i / (S i + H f))は 13%であった。

[0031]

これらの試料に、500 $\mathbb{C}20$ 分の水素アロイ処理を施した後、面積 1.3×10^{-4} c m $^{-2}$ の金電極を蒸着して、CV、IV 測定を行った。結果を図 3 及び図 4 に示す。このように、蒸着した金電極をもちいることにより、MISFET ゲート形成時のプロセスによる影響を排除することができる。CV 測定の結果より、 HfO_2 およびHfSiOともに、顕著な界面準位の存在は認められず、良好な特性を示している。物理膜厚を同じにした場合、電気的膜厚はほぼ同じであり、HfSiO の誘電率が HfO_2 膜のものと同程度であることを示唆している。

[0032]

図5に酸化膜換算膜厚とゲートリーク電流との関係を示した。酸化膜換算膜厚はCV測定により求めた。ゲートリーク電流はCV測定より求めた閾値電圧Vf b値から-1Vの電圧におけるリーク電流としてプロットした。 HfO_2 および HfSiOはほぼ同じリーク電流値を示した。図5より、シリコンを微量に添加したHfSiO膜はシリコンを添加しない HfO_2 膜と同程度の酸化膜換算膜厚

とゲートリーク電流特性を備えていることがわかる。このような上部金電極を用 いた場合の特性に比較して、図1に示したようにMISFETを形成した後の酸 化膜換算膜厚とゲートリーク電流特性は、Siを添加しないHfO2の場合、酸 化膜換算膜厚及びゲートリーク電流が共に増大する。一方、Siを微量添加した HfSi0の場合ではほぽ上部金電極を用いた場合の特性と同じになる。これは 、MISFETプロセスにおける高温によってHfO2は劣化するが、シリコン を微量添加するとほとんど劣化しないということを示している。

[0033]

本発明の原理は主に以下に示す二点よりなると考えられる。

[0034]

第一点は結晶構造の変化である。図6は1.2 nmのSiO2上にHfSiO 又はH f O₂を 3. 5 n m 成膜し、 1 0 0 0 ℃、 1 0 秒のソース・ドレイン活性 化アニール後の断面および平面TEM写真である。図6(b)に示すようにシリ コンを添加しない場合にはHfO2のグレインサイズは100nm~300nm であるが、図6(a)に示すようにシリコンを微量に含有すると、グレインサイ ズは100nm未満へ減少する。それにともなって、膜表面のラフネスもSiを 含有しない場合に比べてシリコンを微量に含有すると改善され、平坦性が向上す る。ゲートリークはhigh-k絶縁膜の凹部がウイークスポットとなって流れ ると考えられ、シリコンを微量に含有すると膜表面のラフネスが減少し、結晶化 後のリーク特性が改善されるものと推察される。この観点から、本発明において は、金属酸化膜中の多結晶粒の直径を100mm未満に制御することが好ましい 。また、多結晶粒の制御性や膜特性の点から多結晶粒の直径は30nm以上が好 ましい。

[0035]

原理の第二点目は、シリコン濃度が少ない場合、結晶化したHfO2内にはシ リコンがほとんど入らないことである。図7はTEM EELSにより測定した 結晶中のシリコン濃度と膜全体のシリコン濃度の関係を示したものである。この 図から、膜全体のシリコン濃度(モル比率(Si/(Si+Hf)))が15% までは結晶中にほとんどシリコンは存在せず、グレインバウンダリー(結晶粒界)に掃き出されているが、15%を超えると多量のシリコンが結晶中に導入されていることがわかる。結晶中にシリコンが導入されると、HfO2結晶の完全性が崩れ、本来完全性の高いHfO2結晶で得られる誘電率が減少し、アモルファスHfO2の誘電率に近づく。図2において、膜全体のシリコン濃度が15%に達するまでは誘電率は導入されたSiO2とHfO2結晶の体積比率によって漸減する。シリコン濃度が15%を超えるとHfO2結晶内にSiが入り、HfO2の結晶性を悪化させ、その結果としてHfO2の誘電率を著しく減少させるために急激に膜全体の誘電率が減少するものと推察される。また、グレインバウンダリーに掃き出されたSiO2によって、グレインバウンダリーに存在する、いわゆるウイークスポットが埋められるために、高温におけるHfO2層と多結晶シリコン層との反応が抑制されたものと推察される。

[0036]

以上述べたように微量に含有されるシリコンは、 HfO_2 の結晶化においてグレインの成長を阻害してグレインサイズを低下させ、その結果としてリーク電流が低減できると共に、シリコン自身はグレインバウンダリーに掃き出されて結晶中には入らず、 HfO_2 結晶の結晶性を悪化させず、その結果として誘電率を減少させない。グレインサイズの低減効果はシリコン濃度が2%以上で顕在化する。一方、 HfO_2 結晶グレイン内へのシリコンの導入量はシリコン濃度が15%を超えると著しく増大する。従って、本発明の効果が十分に得られるのはシリコン濃度(モル比率(Si/(Si+Hf)))が2%以上15%以下の領域である。

[0037]

以下に、本発明の製造方法を、従来技術のハフニウム酸化膜の製造方法と比較 しながら、図面を参照して説明する。

[0038]

図8に、原子層成長法といわれる従来法によるハフニウム・シリコン酸化膜の 製造方法を模式的に示す。この方法においては、図示するようにシリコン基板上 にシリコン酸化膜を形成し(図8(a))、ハフニウム原料を吸着させ(図8(b))、その後、水を供給して、吸着したハフニウム原料を酸化する(図8(c)))。水を十分にパージした後、再びハフニウム原料を導入し、酸化したハフニウム上に吸着させる(図8(b))。この工程を繰り返すことによってHfO2の成膜を行い、最終的にアニールにより膜の焼き締めを行う(図8(d))。HfO2にシリコンを含有させる場合には、その濃度に相当するサイクルごとにSi原料を供給し、HfO2とSiO2の層状構造を形成する。このような成膜方法は、膜厚の均一性、段差被覆性に優れる。しかしながら、このように層状に成膜を行う方法は、何回も供給と排気を繰り返す必要があるためにスループットが低く、特にアミド系原料のように水と激しく反応する原料を用いた場合は、水のパージ時間が長くなり、さらにスループットの低下を招く。また、Si濃度が少ないハフニウム・シリコン酸化膜を形成する場合、膜中のSiO2層同士の間隔が広くなり、膜中の組成分布が不均一となる。

[0039]

この問題点を解決するために基板温度を上げてHf原料と酸素を同時に照射するCVD法が提案されている。Siを含有させる場合には、Si原料も同時に導入し、膜中シリコン濃度はHf原料とSi原料の流量比によって制御することができる。このような方法を用いると、SiとHfが均一に混合した膜を形成することが可能になる。しかしながら、酸化剤として酸化力の弱い酸素を用いているために、基板温度を高める必要があり、このような条件下では、下地Si基板の再酸化が起こり、HfO2層あるいはHfSiO層とSi基板との間に厚い遷移層が形成されてゲートの電気的膜厚を増加させてしまうという問題がある。

[0040]

図9に、本発明のシリコン含有ハフニウム酸化膜(HfSiO膜)の製造過程を模式的に示す。まず、図示するようにシリコン基板上にRTO等によりシリコン酸化膜を形成する(図9(a))。このシリコン酸化膜に代えて、或いはこの酸化膜上に、シリコン窒化膜やシリコン酸窒化膜を設けてもよい。次に、MOCVD法により、このシリコン酸化膜上へ、Si原料とHf原料と水の同時照射を行って成膜する(図9(b))。次に、酸化性雰囲気下でアニールを行い(図9(c))、その後に不活性雰囲気下でアニールを行う(図9(d))。

[0041]

一般的に有機Hf原料及び有機Si原料は水との反応性が高く、特にアミド系原料は水と激しく反応する。そのため、成膜工程においては水分圧の制御が重要であり、 $10^{-6}\sim10^{-5}$ Torr(1.33× $10^{-4}\sim1$.33× 10^{-3} Pa)に成膜装置内の水分圧を制御することが必要である。

[0042]

図10は、MOCVD法によるテトラキスジエチルアミノハフニウム(Hf [NEt2]4)を用いたHfO2の成膜時における水分圧と、膜中不純物量(膜中炭素量および膜中OH基量)との関係を示したものである。この図から、成膜装置内の水分圧が10-6~10-5Torr(1.33×10-4~1.33×10-3Pa)の時に膜中炭素量とOH基量をいずれも低く抑えることができることがわかる。テトラキスジエチルアミノハフニウム(Hf [NEt2]4)と水との反応は、Hf [NEt2]4 + 2H2O → HfO2 + 4HNEt2と記述される。Hf原料中の有機基はジエチルアミンとなり離脱するが、水の分圧が10-6Torr(1.33×10-4Pa)以下になると未反応の有機基に由来する炭素が膜中に取り込まれ、リークの原因となる。また、水分圧が10-5Torr(1.33×10-3Pa)を超えると水に起因するOH基が膜中に残り、信頼性を

[0043]

著しく低下させる。

成膜時の基板温度は450 C以下が望ましい。これは、テトラキスジエチルアミノハフニウム($Hf[NEt_2]_4$)が450 C以上で熱分解を起こし、水によって有機基を有効に離脱させることが困難となり、膜中に多量の炭素が導入されるからである。一方、成膜速度等の観点から成膜時の基板温度は150 C以上が好ましい。

[0044]

本成膜方法では、成膜装置内の水分圧を、水の導入量と排気量を一定にすることによって上記の範囲内に制御することができる。このとき、装置内壁の温度を120℃以上に上げて、内壁に水を吸着させないことも有効である。また、マスフィルター等によって装置内の水分圧を測定し、水の導入量を調節することによって、装置内の水分圧を一定に保つこともできる。

[0045]

HfSiOの成膜について、さらに具体的成膜条件を挙げて説明する。

[0046]

まず、8インチのP型ウエハを基板として、表面に1.2 nmの熱酸化膜を形成した。次に、この熱酸化膜上に、テトラキスジエチルアミノハフニウム(Hf [NEt2]4)およびトリスジメチルアミノシリコン(HSi [NMt2]3)を、 H_2O と同時供給をすることにより成膜を行った。成膜温度は400Cとした。その後、付設されたチャンバ内で600C、10分のアニールを酸素分圧 5×10^{-3} Torr (0.665 Pa) の条件下で行った。

[0047]


図11に、Hf原料の流量を0.6sccmに固定したときの、Si原料の流量と膜中のSi濃度(モル比率(Si/(Si+Hf)))との関係を示す。Si濃度は試料表面のXPS測定により見積もった。図11から、Si原料の導入量を増加させるほど、膜中へのSiの取り込み量が多くなることがわかる。Si原料の流量が5sccmを超えるとSi濃度の増加が飽和する傾向があるものの、Si原料を導入することにより、少なくともSi濃度が40%程度までのシリケート膜を形成することが可能である。

[0048]

図12に、成膜後の8インチウエハ中央部および周辺30mm(中心より70mm)の部分での、Si2pのXPSスペクトルを示す。2つのスペクトルにおいて、それぞれのシリケート起因のピークとSi基板からのピークは同じ強度であり、ウエハ面内で組成の均質なシリケート膜が形成されていることが確認できる。

[0049]

また、金属酸化膜形成時、途中で成膜を中断し、500℃以上で酸化性雰囲気中アニールを行い、その後に再び、所定の膜厚に達するまで成膜を行ってもよい。これにより、前記金属酸化膜中の不純物炭素量をさらに効果的に減少させ、その結果として、リーク電流、膜中電荷をさらに減少させることができる。成長中断は厚み1nmごとに行うことがさらに効果的であり、特に第一層目に行うアニ



[0050]

上述の成膜工程の後には、酸化性雰囲気下でアニールを行うことが好ましい。これにより、膜中の残留炭素を減少させ、また酸素欠損を回復することができる。このアニールは、十分な効果を得る点から、500 C以上で行うことが好ましい。また、効率性等の点から、800 C以下で行うことが好ましく、700 C未満で行うことがより好ましい。また、アニール時間は、処理温度に応じて、例えば1分~30分の範囲に適宜設定することができる。

[0051]

上述の成膜工程中および成膜工程後のアニールの酸化性雰囲気は、酸化性ガス中、あるいはヘリウム、ネオン、アルゴン等の希ガスや窒素ガス等の他の不活性ガスと酸化性ガスとの混合ガスを用いることができる。酸化性ガスとしては、酸素、オゾン、NO、N $_2$ O等を用いることができる。酸化性雰囲気中の酸化性ガスの圧力は例えば $_1$ O- $_2$ Pa)以上、大気圧以下の範囲で適宜設定することができる。

[0052]

また、成膜工程の後あるいは酸化性雰囲気下のアニールの後に、不活性雰囲気下でアニールを行うことが好ましい。このアニールはRTAにより良好に行うことができる。このアニールを行うことにより、膜中の構造欠陥をアニールアウトし、膜を緻密化することができ、その結果、SiO2換算膜厚を減少させるとともにリーク電流を低下させることができる。このアニールは、十分な効果を得る点から、700℃以上で行うことが好ましい。また、効率性等の点から、1000℃以下で行うことが好ましく、900℃以下で行うことがより好ましい。また、アニール時間は、処理温度に応じて、例えば10秒~5分の範囲に適宜設定することができる。酸化性雰囲気下のアニール後にこの不活性雰囲気下のアニールを行う場合は、酸化性雰囲気下のアニールの温度より高い温度で行うことが好ましい。不活性雰囲気は、ヘリウム、ネオン、アルゴン等の希ガスや、窒素ガス、あるいはこれらの混合ガスの雰囲気を用いることができる。

[0053]

さらに、上述のHfSiO膜へ、成膜後に窒素を導入してもよい。窒素の導入は、例えば、アンモニア雰囲気中800℃程度でのアニール処理、あるいは400℃程度での窒素ラジカル処理により行うことができる。これにより、上述の効果を確保し、良好な特性を維持しつつ、ゲート電極からのホウ素の突き抜けを抑制することが可能である。

[0054]

また、上述のHfSiO膜上にSiN等のシリコン窒化膜を堆積してもよい。 これにより、上部ポリシリコンとの反応抑制、ホウ素のつきぬけ抑制、ホウ素、 リン等の不純物のHfSiO膜中への拡散を抑制することができ、結果、HfS iO膜中の固定電荷を減少させ、高い移動度が得られる。

[0055]

以上説明したように、本発明における絶縁膜は、高い比誘電率を有しながら、 耐熱性に優れ、低リーク特性に極めて優れたゲート絶縁膜を形成することができ る。また本発明の製造方法によれば、このような特性を有する絶縁膜を容易に形 成することができる。

[0056]

【実施例】

以下、図面を参照しつつ、本発明におけるMISFET (Metal-Insulator-Se miconductor Field Effect Transistor) 及びその製造方法を説明する。

[0057]

(実施例1)

図13に、本実施例のMISFETの模式的断面構造を示す。

[0058].

図示するように、分離領域2を有するシリコン基板1上には、ゲート電極8/ 金属酸化膜7/界面絶縁膜6の積層からなるMIS構造が形成されており、ゲート電極8はゲート側壁9に取り囲まれている。シリコン基板1中には、高濃度に不純物を拡散した深い拡散領域3、浅い拡散領域4およびサリサイド5が、MIS構造に対して自己整合的に形成されている。

[0059]

次に、図14を参照して本実施例のMISFETの製造方法を説明する。

[0060]

まず、通常の工程により素子分離領域2を設けたシリコン基板1を準備する。 この基板を希HF水溶液で処理してシリコン基板表面の自然酸化膜を除去し、R TA法等によって厚み1.2 nmの熱酸化膜6を形成する。この酸化膜厚は最終 的に必要となる電気的膜厚によって適宜調整することができるが、厚いほど信頼 性が向上する。

[0061]

次に、MOCVD法により、Si濃度10%の金属酸化膜7(HfSiO膜)を3.5 n m堆積する。その際、基板温度400℃、成膜原料としてテトラキスジエチルアミノハフニウム(Hf [NEt2]4)及びトリスジメチルアミノシリコン(HSi [NMt2]3)を用い、H2Oとの同時供給をすることにより成膜を行った(図14(a))。水はマスフローコントローラによって流量を制御し、成膜中の水分圧は8×10-6Torr(1.064×10-3Pa)とした。成膜時間は5分とした。Hf原料は87℃の容器より流量20sccmの窒素キャリアガスのバブリングにより輸送し、Si原料はマスフローコントローラによって流量を制御して供給した。Si原料の温度は48℃とした。

[0062]

成膜後、600℃10分のアニールを酸素分圧5×10-3Torr (0.665Pa) の条件下で行い、続いて800℃30秒の窒素中アニールを行った。

[0063]

こうして形成された金属酸化膜7上にポリシリコン膜8を形成した(図14(b))。ゲート電極材料としては、ポリシリコンの他、高融点金属およびその窒化物など、任意のものを使用することができる。

[0064]

引き続き、ポリシリコン膜8を所望の形状に加工してゲート電極を形成した後、このゲート電極形状に自己整合的に浅い拡散層領域4を形成する(図14(c))。本実施例においてゲート電極8の加工時には、金属酸化膜7および界面絶縁膜6は加工されずに、シリコン表面の活性領域に残されている。したがって、

浅い拡散層領域4を形成するためのイオン注入は、これらの絶縁膜を介して行なわれる。金属酸化膜7および界面絶縁膜6を除去した後に、イオン注入することにより、浅い拡散層領域を形成することもできる。

[0065]

次に、イオン注入されたゲート電極の活性化熱処理(1000℃以上)を行った後、ゲート側壁9を形成した。その後、深い拡散層3を形成し、拡散層の熱活性化(900℃程度)を行った(図14 (d))。

[0066]

次に、深い拡散層3の上部の金属酸化膜7および界面絶縁膜6を除去し、その後に通常の工程でサリサイド5を形成し、図13に示されるMISFETを得た

[0067]

上述したMISFETは、現在通常に用いられている工程に本願発明を応用した実施例を述べたが、ゲート絶縁膜としてシリコン酸化膜を用いてゲート構造を作りこんだ後、ゲート電極であるポリシリコンおよびゲート絶縁膜であるシリコン酸化膜を除去して、そこに本願発明によるゲート絶縁膜を形成し、再びゲート電極となるポリシリコンを形成する、いわゆる、リプレースメント型の工程にも応用しても、同様に良好な結果が得られる。また、ゲート電極となるポリシリコンがメタルに置き換えられた、いわゆるメタルゲート構造においても、同様に良好な結果が得られる。

[0068]

【発明の効果】

以上詳述したように本発明によれば、ゲート絶縁膜に比誘電率の高いHigh - K材料を用いながら、低リーク特性に優れたMIS型電界効果トランジスタを 有する半導体装置が提供できる。

[0069]

また本発明によれば、耐熱性に優れ且つ比誘電率の高いHigh-K材料からなるゲート絶縁膜を提供でき、これを用いるため、半導体装置の製造プロセスにおける熱処理時の特性劣化を抑制することができる。結果、リーク電流が小さく

、絶縁膜容量が非常に高い、MIS型電界効果トランジスタを形成でき、高速かつ低消費電力のシリコンLSIを提供することができる。

【図面の簡単な説明】

【図1】

MISFETの酸化膜換算膜厚(EOT)とゲートリーク電流(Jg)との関係を示す図である。

【図2】

ゲート絶縁膜を構成する金属酸化膜中のシリコン濃度(モル比率:Si/(Si+Hf))とゲートリーク電流との関係を示す図である。

【図3】

金電極を用いて測定した $H f O_2$ 膜およびH f S i O膜のC V特性を示す図である。

【図4】

金電極を用いて測定した $H f O_2$ 膜およびH f S i O膜の電圧とリーク電流の関係を示す図である。

【図5】

MISFETの酸化膜換算膜厚(EOT)とゲートリーク電流(Jg)との関係を示す図である。

【図6】

アニール後における SiO_2 上のHfSiO膜(図6(a))及び HfO_2 膜(図6(b))の断面および平面TEM写真を示す図である。

【図7】

TEM EELSにより測定した結晶中のシリコン濃度と膜全体のシリコン濃度の関係を示す図である。

【図8】

原子層成長法による従来のハフニウム・シリコン酸化膜の製造方法の模式的説明図である。

【図9】

本発明におけるHfSiO膜の形成方法の模式的説明図である。

【図10】

MOCVD法によるHfO2の成膜時における水分圧と、膜中不純物量(膜中炭素量および膜中OH基量)との関係を示す図である。

【図11】

MOCVD法によるHfSiO膜の成膜において、Hf原料の流量を固定したときの、Si原料の流量と膜中Si 濃度(モル比率(Si/(Si+Hf)))との関係を示す図である。

【図12】

本発明の方法により成膜されたウエハ表面のXPSスペクトルを示す図である

【図13】

本発明の実施例のMISFETの模式的断面図である。

【図14】


本発明の実施例のMISFETの製造方法を示す工程断面図である。

【符号の説明】


- 1 シリコン基板
- 2 分離領域
- 3 深い拡散領域
- 4 浅い拡散領域
- 5 サリサイド
- 6 界面絶縁膜
- 7 金属酸化膜
- 8 ゲート電極
- 9 ゲート側壁




【図1】




【図2】




【図3】




【図4】




【図5】

















出証特2004-3019288



(a)











【図11】






【図12】




【図13】





【図14】





【書類名】 要約書

【要約】

【課題】 ゲート絶縁膜に比誘電率の高いHigh-K材料を用いながら、低リーク特性に優れたMIS型電界効果トランジスタを有する半導体装置を提供する

【解決手段】 シリコン基板(1)と、前記シリコン基板上に形成され、窒素および酸素の少なくとも1種とシリコンとを含有する絶縁膜(6)と、前記絶縁膜上に形成され、シリコン及びハフニウムを含む金属酸化膜(7)と、前記金属酸化膜上に形成されたゲート電極(8)とを具備するMIS型電界効果トランジスタにおいて、前記金属酸化膜中のシリコンのモル比率(Si/(Si+Hf))を2%以上15%以下とする。

【選択図】 図13



特願2003-153232

出願人履歷情報

識別番号

[000004237]

1. 変更年月日 [変更理由] 住 所

1990年 8月29日

新規登録

東京都港区芝五丁目7番1号

氏 名 日本電気株式会社